Docket No. 14457

UNITED STATES PATENT AND TRADEMARK OFFICE

VERIFICATION OF A TRANSLATION

I, the below named translator, hereby declare that:

My name and post office address are as stated below;

That I am knowledgeable in the English language and in the Japanese language, and that I

believe the English translation of the marked portion of the attached Japanese document is

true and complete.

I hereby declare that all statements made herein of my own knowledge are true and that all

statements made on information and belief are believed to be true; and further that these

statements were made with the knowledge that willful false statements and the like so made

are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United

States Code and that such willful false statements may jeopardize the validity of the

application or any patent issued thereon.

Date: January 30, 2004

Full name of the translator:

Nigel David CROSSAN

Signature of translator:

Nya ? Crosse

For and on behalf of RWS Group plc

Post Office Address:

Europa House, Marsham Way, Gerrards Cross, Buckinghamshire,

England.

Record of the results of the prior art search

- Field search IPC 7 G11C 29/00
- Prior art documents Laid-open Patent Application
 H11 186354

This record of the results of the prior art search does not form part of the reasons for refusal.

拒絕理由通知書

特許出願の番号

特願2000-106134

起案日

平成15年11月10日

特許庁審査官

長島 孝志

7827 5N00

特許出願人代理人

加藤 朝道 様

適用条文

第36条

この出願は、次の理由によって拒絶をすべきものである。これについて意見が あれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2 号に規定する要件を満たしていない。

記

請求項3,7,8,11,16,19,24において、「ベースライン」との 用語が用いられているが、どのようなものをさすのかが不明瞭である。

(なお、請求項7は請求項6を引用し、請求項6は請求項2を引用し、請求項2 は請求項1を引用しているが、請求項1,2,6には「ベースライン補正手段」 との記載はなく、請求項7の第2行目の「<u>前記</u>ベースライン補正手段」との記載 は何をさすのかが不明である。)

よって、請求項3,7,8,11,16,19,24に係る発明は明確でない

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、 現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には 拒絶の理由が通知される。

先行技術文献調査結果の記録

調査した分野 IPC第7版 G11C 29/00

・先行技術文献 特開平11-186354号公報

2/E

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

この拒絶理由通知の内容に関するお問い合わせがございましたら下記までご連 絡下さい。

特許審查第4部 情報処理(記憶管理) 長島孝志

TEL. 03 (3581) 1101 内線3584

FAX. 03 (3501) 0737

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-186354

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 21/66 G11C 29/00

655

H01L 21/66

Z

G11C 29/00

655Z

審査請求 有 請求項の数10 OL (全 12 頁)

(21)出願番号

特願平9-355926

(22)出願日

平成9年(1997)12月25日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 杉本 正明

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54) 【発明の名称】 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体

(57) 【要約】

【課題】 設計に起因する欠陥とそうでない欠陥とを、各不良素子の間隔の約数の種類とその頻度とを解析することにより、不良原因を定性的かつ定量的に区別できるようにする。

【解決手段】 半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 $| \Delta x | と、Y$ 方向の間隔 $| \Delta y | と、X座標にY座標を乗じた間隔 <math>| \Delta x y |$ とを全て網羅し算出する間隔算出し、これ等算出間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値に対する約数 $| \Delta x |$ をとれ等各約数の個数 $| \Delta x |$ の各値に対する約数 $| \Delta x |$ の種類と個数 $| \Delta x |$ の一の表示の分布と設計規則との関係を判定する。



.

【特許請求の範囲】

【請求項1】 半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 | Δ x | と、Y方向の間隔 | Δ y | と、X座標にY座標を乗じた間隔 | Δ x y | とを全て網羅し算出する間隔算出手段と、

前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値に対する約数 f とこれ等各約数の個数 Σ m とを夫々算出する約数算出手段と、

これ等約数 f の種類と個数 Σ m とに応じて前記不良素子の分布と設計規則との関係を判定する判定手段と、を含むことを特徴とする半導体集積回路の検査解析装置。

【請求項2】 前記判定手段は、

前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値の夫々の総数Nx, Ny, Nxyとしたときの各関数R(x,

f) = $\Sigma m/Nx$, R (y, f) = $\Sigma m/Ny$, R (x, f) = $\Sigma m/Nxy$ を算出し、

これ等各関数の個々の f に対する値を参照して、これ等 各値の前記約数 f に対する分布状態に応じて前記不良素 子の分布と設計規則との関係を判定することを特徴とす る請求項 1 記載の半導体集積回路の検査解析装置。

【請求項3】 前記判定手段は、更に前記各関数に夫々 f を乗じた関数R(x,f)*f,R(y,f)*f,R(xy,f)*f,R(xy,f)*fを算出し、これ等各関数の個々のfに 対する値を参照して、これ等各値の前記約数fに対する分布状態に応じて前記不良素子の分布と設計規則との関係を判定することを特徴とする請求項2記载の半導体集積回路の検査解析装置。

【請求項4】 前記判定手段は、前記約数 f 中の素数成分に相当する前記各関数の個々の値が他の約数のものに比して大なる場合は、前記不良素子は不規則な位置関係にあると判定することを特徴とする請求項 2 または 3 記載の半導体集積回路の検査解析装置。

【請求項5】 前記不規則な位置関係と判定された場合は、製造歩留まりの低下と判定することを特徴とする請求項4記載の半導体集積回路の検査解析装置。

【請求項6】 前記判定手段は、前記約数 f 中の2の累 乗成分に相当する前記各関数の個々の値が他の約数のも のに比して大なる場合は、前記不良素子は設計規則と関 係があると判定することを特徴とする請求項2または3 記載の半導体集積回路の検査解析装置。

【請求項7】 半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 | Δx | と、Y方向の間隔 | Δy | と、X座標にY座標を乗じた間隔 | Δxy | とを全て網羅し算出するステップと、

前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値に対する約数 f とこれ等各約数の個数 Σ m とを夫々算出するステップと、

これ等約数 f の種類と個数 Σ mとに応じて前記不良素子 f f 不良の場合にはプロック不良と判定し、また、f 本の配 f

の分布と設計規則との関係を判定する判定ステップと、 を含むことを特徴とする半導体集積回路の検査解析方 法。

【請求項8】 前記判定ステップは、

前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値の夫々の総数Nx, Ny, Nxyとしたときの各関数R(x,

f) = Σ m/Nx, R (y, f) = Σ m/Ny, R (xy, f) = Σ m/Nxyを算出するステップと、

これ等各関数の個々のfに対する値を参照して、これ等 各値の前記約数fに対する分布状態に応じて前記不良素 子の分布と設計規則との関係を判定するステップと、を 含むことを特徴とする請求項7記载の半導体集積回路の 検査解析方法。

【請求項9】 前記判定ステップは、更に、

前記各関数に夫々 f を乗じた関数 R (x, f) * f, R (y, f) * f, R (xy, f) * f を算出するステップ と、

これ等各関数の個々のfに対する値を参照して、これ等 各値の前記約数fに対する分布状態に応じて前記不良素 子の分布と設計規則との関係を判定するステップと、を 含むことを特徴とする請求項8記載の半導体集積回路の 検査解析方法。

【請求項10】 半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 | Δx | と、Y方向の間隔 | Δy | と、X座標にY座標を乗じた間隔 | Δxy | とを全て網羅し算出するステップと、

前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値に対する約数 f とこれ等各約数の個数 Σ m とを夫々算出するス 30 テップと、

これ等約数 f の種類と個数 S m とに応じて前記不良素子の分布と設計規則との関係を判定する判定ステップと、を含む半導体集積回路の検査解析方法をコンピュータに実行させるためのプログラムを記録した記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体に関し、特に半導体素子上に整然と配置された回路素子群を含む半導体集積回路の検査解析方式に関するものである。

[0002]

【従来の技術】回路素子群を半導体上に整然と配置して 構成された集積回路の検査解析においては、不良回路素 子の位置を、半導体上の回路素子配置に模して整然と記 録することにより、半導体集積回路上の不良素子分布を 視覚的に一目瞭然に把握可能である。

【0003】例えば、回路素子群を駆動する回路がプロック分割されており、各プロックに分まれる素子全てが エロの場合にはプロックに分まれる素子全てが

1

線を共有する素子全でが不良の場合には配線不良と判定 し、更には、素子1個が単独で不良の場合には1ビット 不良と判定し、更にはまた、隣接する素子が塊状に不良 の場合には群ビット不良と判定することができるもので ある。

【0004】この様な検査解析方法はビットマップ解析技術と称されるものであり、メモリLSIに代表される 半導体集積回路装置の不良解析に有効であるが、半導体 の高集積化に伴って回路素子群の数が百万個以上になる と、人手による全数解析が困難となっている。

【0005】また、特開昭61-23327号公報に開示の技術では、不良品の欠陥の発生箇所を検知して、この欠陥の種類の分布から製造工程上のミスを発見して修正をなすことにより、根本的に不良品が生じない様にする技術である。すなわち、良/不良の生産ラインの試験をするのではなく、不良の装置を検査して夫々の不良が何処で生じたかの具体的な詳細を検出するものである。

【0006】例えば、記憶装置において、所期のフィールド酸化物が存在していないことにより、隣接する2つのコンデンサが基板を通る短絡部を有する場合、対応するメモリアレイの行及び列に対して1つずつ2つのピットに対して不良が表示され、ADSEL(アドレス選択の略号)アルゴリズムの不良パターンから、欠陥場所を求めるものである。

【0007】記憶装置の配列欠陥の種類の分布と所定の 日の分布とを、それまでのデータと比較して、製造作業 の特定の工程における時間、温度、または材料の走査が 仕様通りでなかったためであると判定されると、特定の 不良メカニズムを切離す様になっている。

[0008]

【発明が解決しようとする課題】上述の特開昭61-23327号公報に開示の技術では、設計に起因する欠陥とそうではない製造上に起因する欠陥との判別は不可能であり、よって、半導体集積回路において、人間の目には一見不規則に見える不良素子分布の場合には、分布形状の特徴から不良原因を推定することは困難であり、製造歩留まりの向上ができないという欠点がある。

【0009】そこで、本発明はかかる従来技術の欠点を解消すべくなされたものであって、その目的とするところは、設計に起因する欠陥とそうでない欠陥とを、各不良素子の間隔の約数の種類とその頻度とを解析することにより、不良原因を定性的かつ定量的に区別できるようにした半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体を提供することである。

[0010]

【課題を解決するための手段】本発明によれば、半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 | Δ y |

と、X座標にY座標を乗じた間隔 $| \Delta \times y |$ とを全て網 羅し算出する間隔算出手段と、前記間隔 $| \Delta \times |$, $| \Delta y |$, $| \Delta \times y |$ の各値に対する約数 f とこれ等各約数 の個数 Σ m とを夫々算出する約数算出手段と、これ等約数 f の種類と個数 Σ m とに応じて前記不良素子の分布と 設計規則との関係を判定する判定手段と、を含むことを 特徴とする半導体集積回路の検査解析装置が得られる。

【0012】また、前記判定手段は、前記各関数に夫々 fを乗じた関数R(x, f)*f,R(y, f)*f,R(xy, f)*fを算出し、これ等各関数の個々のfに 対する値を参照して、これ等各値の前記約数fに対する 分布状態に応じて前記不良素子の分布と設計規則との関係を判定することを特徴とする。

【0013】更に、前記判定手段は、前記約数f中の素数成分に相当する前記各関数の個々の値が他の約数のものに比して大なる場合は、前記不良素子は不規則な位置関係にあると判定することを特徴とし、前記不規則な位置関係と判定された場合は、製造歩留まりの低下と判定することを特徴とする。

【0014】更にはまた、前記判定手段は、前記約数 f 中の偶数成分に相当する前記各関数の個々の値が他の約 30 数のものに比して大なる場合は、前記不良素子は設計規 則と関係があると判定することを特徴とする。

【0015】本発明によれば、半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 $| \Delta x |$ と、Y方向の間隔 $| \Delta y |$ と、X座標にY座標を乗じた間隔 $| \Delta x y |$ とを全て網羅し算出するステップと、前記間隔 $| \Delta x |$, $| \Delta y |$, $| \Delta x y |$ の各値に対する約数 f とこれ等各約数の個数 Σ mとを夫々算出するステップと、これ等約数 f の種類と個数 Σ mとにないで可能不良素子の分布と設計規則との関係を判定する判定ステップと、を含むことを特徴とする半導体集間回路の検査解析方法が得られる。

【0016】そして、前記判定ステップは、前記間隔 Δx |, Δy |, Δx y | の各値の夫々の総数Nx , Δx Ny , Δx Ny | の各値の夫々の総数 Δx , Δx Ny , Δx Ny , Δx Nx | Δx Ny , Δx Nx | Δx Nx

【0.0.17】更に、前記判定ステップは、前記各関数に 夫々fを乗じた関数R(x, f)*f, R(y, f)* f, R(xy, f)*fを算出するステップと、これ等各 関数の個々のfに対する値を参照して、これ等各値の前 記約数fに対する分布状態に応じて前記不良素子の分布 と設計規則との関係を判定するステップとを含むことを 特徴とする。

【0018】本発明によれば、半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 $|\Delta x|$ と、Y方向の間隔 $|\Delta y|$ と、X座標にY座標を乗じた間隔 $|\Delta x|$ $|\Delta y|$ $|\Delta x|$ 0 $|\Delta x|$ 0

【0019】本発明の作用を述べる。半導体素子上に配置された回路素子群の位置関係を示すXY直交座標系において、これ等回路素子のうち不良素子相互間のX方向の間隔 $\mid \Delta x \mid \ \mid \$ と、Y方向の間隔 $\mid \Delta y \mid \ \mid \$ と、X座標にY座標を乗じた間隔 $\mid \Delta x y \mid \$ とを全て網羅し算出する間隔算出し、これ等算出間隔 $\mid \Delta x \mid \ \mid \ \mid \$ ムx y $\mid \$ の各値に対する約数 f とこれ等各約数の個数 f とを夫々算出し、これ等約数 f の種類と個数 f の種類とに応じて不良素子の分布と設計規則との関係を判定するようにする。

【0020】多くのメモリLSIは、例えば、1個の電極を2個のメモリ素子が共有したり、配線を2本単位や4本単位で駆動したり、4本の配線を駆動する回路を左右対称に配置(8本単位)したり、一つの駆動回路が16本の配線を駆動するという様に、2の累乗の規則に従って回路設計やレイアウトがなされている。つまり、メモリLSIの設計規則は3,5,7,9,11,13,17,19,……といった素数を含んでいないので、素子間隔の約数に2以外の素数を多く含む不良素子分布は、回路設計やレイアウト設計とは異なる不良原因から発生していると推定することができる。

【0021】従って、素子間隔の約数に設計規則と無関係の素数を含む不良素子分布を検出し、半導体集積回路の製造歩留まりとの関係を照合するようにした本発明により、従来は困難とされてきた不規則分布を示す不良原因の検出及び解析に有効な手法が提供できることになる。

[0022]

【発明の実施の形態】以下に、図面を参照しつつ本発明 の実施の形態につき詳述する。

【0023】図1は本発明が適用される半導体集積回路

の検査解析システムの概略プロック図である。図1において、半導体集積回路試験装置1は予め定められた試験 プログラムに従って被試験LSIに対する処理を実行 し、当該LSIの試験結果を生成する機能を有する。

6

【0024】不良素子分布(ビットマップ)作成装置2 は、この試験結果に含まれる不良素子の電気的アドレス 座標を半導体回路上のレイアウトに合せて再配置した結 果を、不良素子分布データ、すなわちビットマップデー タとして出力する機能を有する。

10 【0025】データ処理部3はこのビットマップデータ (図11に例を示す)を入力として、本発明による検査 解析処理をなす機能を有しており、この検査解析処理手順のプログラムはROM等の記録媒体4に予め記録されているものとする。このデータ処理部3は、図2に示す如く、ビットマップデータから不良素子間の間隔を算出する不良素子間隔算出部31と、この算出された不良素子間隔に含まれる約数fの種類及び個数を算出する約数算出部32と、これ等約数fの種類と個数とに応じて不良素子の分布と設計規則との関係を判定する判定部3320とからなっている。

【0026】図3は図1におけるデータ処理装置3の処理の流れを示すフローチャートであり、図2の各部31~33の操作手順を示すフローチャートでもある。この図3を参照しつつ、本発明の実施例の動作を述べる。

【0027】被検査対象であるメモリLSI上に整然と配置された回路素子群の位置関係をXY直交座標系で表すピットマップ上において、図4(A)の黒点で示す不良素子群の位置(xi,yi)を全て網羅して調べ、不良素子数のX座標,Y座標及びXY座標依存性を調べる。すなわち各座標毎の不良素子数のグラフを出力する(ステップS1)。

【0028】次に、図4(B)の破線で示す各不良素子間の相対的位置関係について、X座標に沿った間隔 $\mid \Delta x \mid$, Y座標に沿った間隔 $\mid \Delta y \mid$, 各不良素子のX座標とY座標との積の差 $\mid \Delta x y \mid$ の値(絶対値)を算出する。この場合、 $\mid \Delta x y \mid$ を算出する根拠は、X座標とY座標との組合せに依存する不良原因の検出及び解析を行うためである。

【0029】以上の算出結果を基に、図4(B)に示す 40 3種の行列を作成する。すなわち、各不良素子相互間に おけるX座標に沿う間隔 | Δx | の行列と、Y座標に沿 う間隔 | Δy | の行列と、X座標とY座標との積の差 | Δxy | の行列との3種である。

【0030】これ等行列中の中には重複するデータが含まれるので、以下において、実際に演算するデータは図4(B)において、三角形状の破線にて囲まれたデータ群(総数N個)だけである。これ等、演算対象のデータ総数をNとする(ステップS2)。

【0031】次に、これ等図4 (B) の三角形状破線で □ 囲まれたデータについて、 | Δx |, | Δy |, | Δx

【0032】次に、 $|\Delta x|$ の行列中における三角形状破線で囲まれたデータN個中、fを約数に有するデータの個数 Σ mから関数R(f)= Σ m/vを求め、fとの関係を図5の如くグラフ化することにより、X座標方向の各不良素子間の間隔に含まれる任意の約数fの種類及びfの含有率を知ることができる。

【0033】この図4に示す棒グラフはR(f)の実測値、破線グラフは累乗近似曲線R(f)=0.5954*f^{-0.8417}である(ステップS4)。

【0034】この時、R(f)とfとの関連から不良素子分布とfとの関係が判読しづらい場合は、このR

(f)にfを乗じた関数G(f)との関係を図6に示す如くグラフ化すると、より解読が容易となる(ステップS5)。

【0035】この事例では、約数 f 中素数 5, 13, 23, 29, 31を約数として多く含む素子間隔の不良分布があることが明瞭となっている。この素数を約数に多く含むということは、上述した様に、設計に起因しない不良原因、すなわち製造上の過程(歩留まり低下)での原因と考えられ、よって設計者へのフィードバックは不要であり、むしろ設計者以外へのフィードバックが必要となる。

【0036】 $|\Delta y|$, $|\Delta x y|$ についても、上記の $|\Delta x|$ についてと同様の処理を行う。

【0037】そして、最後に、得られたR(f), G(f)のパターンを過去の事例と夫々照合して、重ね合せ公差(例えば各f値に対するR(f), G(f)の値のずれが、信頼性水準10%未満である等)に対する一致度及び一致事例一覧をレポート出力する(ステップS6)。

【0038】被検査素子が、例えばDRAM素子の場合、その回路設計においては、先ず、行1ビット×列1ビットから構成される4ビットの基本マスクを設計する。この基本マスクを行方向に2個並べた行2ビット×列4ビットを1組とし、これを512個並べることにより、行1024ビット×列4ビットのマスクとする。

【0039】このマスクを次々に配置していくと、行2048ビット×列4096ビット+周辺回路+共通配線 +周辺回路+行2048ビット×列4096ビットとなり、16MビットDRAMの設計が完了する。

【0040】この時、各行,各列を駆動する回路は階層的駆動回路となっており、2の累乗や4の累乗、または8の累乗、あるいは、2の累乗と4または8の累乗との

組合せで配置される。例えば、親回路が2個や4個、または8個の子回路を駆動し、子回路も2個や4個または8個の孫回路を駆動するという様に、階層的な構造となっている。

8

【0041】以上の設計過程で注意すべきことは使用されている数値が全て2のn乗ということである。つまり、DRAMの不良において設計に起因する不良は、全て2のn乗を約数に持つ間隔で発生することになる。例えば、列方向1024番目(アドレスは0から始まるので、列アドレスは1023)の配線の駆動回路に設計上問題がある場合、駆動回路を共有する列のアドレスも影響を受ける場合が多く、単独不良でない可能性が高くなる。

【0042】この場合、不良アドレス1023と隣接する1022や1024の他に、1021, 1025等の2nや、1019, 1027等の4nや、8n, 16nや、更には2047, 3071, 4095等の2の10乗、つまり1024nの間隔等まで不良が分布する可能性がある。

20 【0043】従って、2のn乗でない間隔の不良は、設 計原因ではない不規則性原因、例えば、ゴミの付着や汚 れ等の製造工程上の原因の可能性が高いと推定できることになる。

【0044】図5,6の例は不規則性の強い不良素子分布の例であったが、図7,8に上述した設計規則による規則性の強い不良素子分布の例を示す。

【0045】図7はR(f)とfとの関係を、図8はG(f)とfとの関係を夫々示している。

【0046】図7,8においては、図5,6の場合に比30 較して、fが偶数(2のn乗を含む)の時のR(f),G(f)の値が他と際立って高いことから、不良素子2個または配線2本を1単位とする設計原因の不良を含むと推定できる。

【0047】更に、過去の半導体集積回路の製造歩留まり低下事例におけるf とR (f) 及びG (f) との関係を、データベースに保存しておくことにより、R (f) やG (f) の値をキーワードとして類似パターンを有する不良原因を短時間で検出できることになる。

【0048】図9及び図10は図3のフローチャートに 40 おけるステップS2~S5の詳細を示すフローチャート である。図9において、ステップS11は初期化処理の ステップを示しており、約数fを初期値2とし、その終端値 v_x , v_y (x, y)方向の終端値)を定義する。

【0049】また、図4(B)に示した配列 | Δx |, | Δy |, | Δxy | 及びこれ等各配列の各データの要素を読み込むための配列 | Δ | を宣言する。更に、 | Δx | に対する関数R(x, f), G(x, f), | Δy | に対する関数R(xy, f), G(xy, f) 等の宣 for for factorial section (xy, f), G(xy, f) 等の宣 for for factorial section (xy, f) に対する関数R(xy, f), G(xy, f) 等の宣 for for factorial section (xy, f) に対する関数R(xy, f), G(xy, f) に対する関数R(xy, f) に示した配列。

【0050】 | Δx | , | Δy | , | Δxy | の各不良 素子数n, それ等の解析処理対象数N=(n*n-n) /2=n (n-1)/2等、プログラム中で使用する変 数を宣言して値を初期化する。

【0051】次のステップS12においては、半導体上 に整然と配置された素子群の位置関係をXY直交座標系 で表すピットマップ上において、不良素子の分布位置 (xi, yi)を網羅して調べ、X座標及びY座標毎の 不良素子密度を求める。

【0052】次のステップS13においては、配列 | △ |に不良素子間隔のデータ | Δx | の要素を読込む。そ して、次のステップS14では、 | Δ | の各要素である ところの | Δx | の行の値kを初期値1から終端値nま で1ずつ増分し、各行の値に対して別の値 j を初期値1 から終端値 nまで1ずつ増分する。この時、行と列との 値が等しくなると、ジャンプ先 (S16) までジャンプ する。

【0053】ステップS15においては、式**①**に従っ て、約数fで割り切れるかどうをを調べる。この時、余 剰が0ならば、変数mに1を代入し、そうでなければ0 を代入する。N個の要素に対して、fの各値における式 ②の値を夫々調べ、変数mを配列NR (f) に累算す

【0054】この場合、f=iを約数に有する要素の数 だけm=1となるので、例えば、15個の要素中、3個 が $| \Delta | = 39$ であるとすると、39は3と13とを約 数に持つので、式**①**は f = 3, 13, 39 の時に各3回 成立する。従って、式②は累算の結果、

NR (f = 3) = 3

NR (f = 13) = 3

NR (f = 39) = 3

となる。

【0055】ステップS16において、約数fの値を1 増分し、また列の値jが終端値nに達していない場合、 その値を増分するステップS14へ戻り、行の値kが終 端値nに達していない場合もステップS14へ戻る。

【0056】ステップS17においては、上述のステッ プで得られたR(f), G(f) の各f に対する関係を 出力するものである。

【0057】以上の実施例では、被検査対象をメモリし SIとしているが、カラー液晶表示装置や、カラープラ ズマ発光表示装置や、カラー画像撮像装置、更には3色 印刷装置等に対する検査としても適用することができ る。

【0058】この場合、システム構成や処理の流れは上 記実施例と同じであるが設計規則に関係の深い約数とし ては、3を加えて2及び3以外の素数を約数に多く含む 程、不良素子分布は不規則な位置関係にあると判定でき る。

【0059】すなわち、カラーを扱うICが3原色に相 *50* 2 不良素子分布作成装置

当する素子を一つの単位としており、一つの電極や配線 を共有し(2単位)、これ等を左右対称にしたもの(4 単位)が繰返されるという様に、3に2の累乗をかけた 設計規則を用いた点を利用している。

[0060]

【発明の効果】以上述べた如く、本発明によれば、不良 素子分布の規則性と不規則性との分離自動化を可能とし たもので、図11のビットマップの例に示す如く、人間 の目では不規則に見えて解析不可能とあきらめていた不 10 良素子分布であっても、不良原因と不良素子分布状態と の関連付けができるという効果がある。

【0061】つまり、人間が分布形状をはっきり認識で きない離散的かつ低濃度または複合的かつ高濃度の不良 素子分布であっても、R(f)とG(f)を常時監視す れば、設計上のマージン不足による歩留まり低下の前駆 現象を2の累乗(設計規則と関係有り)成分の増加とし て検出でき、設計以外の不良原因による前駆現象を3以 上の素数(設計規則と無関係)成分の増加として検出で きる。

【図面の簡単な説明】 20

> 【図1】本発明が適用されるLSI検査解析システムの 概略構成を示す図である。

> 【図2】図1のデータ処理装置3の髄略機能プロック図 である。

> 【図3】本発明の実施例の処理動作を示すフローチャー トである。

> 【図4】(A)はピットマップ上における不良素子の配 置例を示す図、(B) はこの場合の不良素子間隔の各デ ータ配列を示す図である。

30 【図 5 】 関数 R (f) と約数 f との関係を示す例であ り、不規則性の強い不良素子分布の場合のグラフの例で

【図6】関数G(f)と約数fとの関係を示す例であ り、不規則性の強い不良素子分布の場合のグラフの例で ある.

【図7】関数R(f)と約数fとの関係を示す例であ り、規則性の強い不良素子分布の場合のグラフの例であ る。

【図8】関数G(f)と約数fとの関係を示す例であ 40 り、規則性の強い不良素子分布の場合のグラフの例であ る。

【図9】本発明の実施例の動作の詳細を示すフローチャ ートの一部である。

【図10】本発明の実施例の動作の詳細を示すフローチ ャートの一部である。

【図11】メモリLSIの不良素子分布であるピットマ ップ例を示す図である。

【符号の説明】

1 半導体集箱回路試験装置

10


(7)

11


- 3 データ処理装置
- 4 記録媒体
- 31 不良素子間隔算出部


32 約数算出部

3 3 判定部









【図3】

start

半導体上に整然と配置された素子群の位置関係をXY直交座標系で表す ビットマップ上において、不良素子群の位置(xi,yi)を網羅して調べ、 各座標ごとの不良素子数グラフを出力する

図4(A)に示すごとき各不良素子間の相対的位置関係について、X座標に沿った間隔 $|\Delta x|$ 、Y座標に沿った間隔 $|\Delta y|$ 、各不良素子のX座標とY座標の積の差 $|\Delta xy|$ を算出して、図4(B)に示すごとく、各々正の値から構成される3つの行列を作成し、重複する値を除いた演算対象データの総数をNとする

図L(B)の三角形の破線で囲まれたデータについて、2以上の自然数であるfの値を変化させ、 $|\Delta x|$ 、 $|\Delta y|$, $|\Delta xy|$ の各値をfで割った際の余りからfが約数かどうかを判定する。約数としてfを含めば変数mに1、含まなければ0を代入する

 $|\Delta x|$ のデータN個中、fを約数に持つデータの個数 Σ mから関数 R(f)= Σ m/Nを求め、R(f)とfの関係を棒グラフ化し、さらに棒グラフの 累乗近似曲線を求めて同じグラフ上に重わあわせて出力する。 $|\Delta y|$ および $|\Delta xy|$ についても $|\Delta x|$ の場合と同様の演算を行い、グラフを出力する

|△x|、|△y|、|△xy|に関し、R(f)にfを乗じた関数G(f)とfとの関係をグラフ出力する

得られたR(f)およびG(f)のパターンと過去の事例を照合し、重わあわせ 公差に対する一致度および一致した事例一覧をレポート出力する

e n d

S2

√S3


- S4

~S5

√S6


【図 5 】

R(f)とfとの関係を示すグラフ例(不規則性の強い不良素子分布)




【図 6 】

G(i)と約数iとの関係を示すグラフ例(不規則性の強い不良業子分布)



【図 7】

R(f)とfとの関係を示すグラフ例(規則性の強い不良妻子分布)



【図 8】

G(1)と約数1との関係を示すグラフ例(規則性の強い不良素子分布)

